Пакеты поддержки модулей для ЗОСРВ «Нейтрино» > AArch64 (ARM64) > BSP для Xilinx Zynq UltraScale+ MPSoC > Описание компонентов > Список компонентов, входящих в состав ППМ > fpga-xzynq



fpga-xzynq

Менеджер FPGA для Xilinx Zynq UltraScale+ MPSoC

Синтаксис:

fpga-xzynq [опции] &

Опции:

-h
--help
Вывести справочную информацию
-t [путь]
--typed-memory[=путь]
Указать название типизированной памяти для DMA, по умолчанию "/below4G"
-r (reg|data)
--readback-type=(reg|data)
Установить тип читаемых данных:
-d
--debug[=уровень]
Режим отладки, fpga-xzynq не отключается от управляющего терминала
-v
--verbose[=уровень]
Изменить уровень отладочного вывода

Платформы:

ЗОСРВ «Нейтрино»

Целевые архитектуры:

aarch64

Описание:

Менеджер FPGA используется для настройки программируемой логики (PL) на Xilinx Zynq UltraScale+ MPSoC.

Менеджер FPGA создаёт устройство /dev/fpga.

Запуск прошивки (pl.bit) на PL осуществляется копированием файла прошивка в устройство /dev/fpga:

cp pl.bit /dev/fpga

Команды devctl(), поддерживаемые менеджером FPGA:

Команда
Тип данных
Описание
DCMD_FPGA_RESET
-
Сброс PL (не поддерживается)
DCMD_FPGA_CONFIG
fpga_config_t
Установка конфигурации
DCMD_FPGA_IS_PROG_DONE
uint8_t
Статус загрузки прошивки на PL

Структура fpga_config_t:

typedef struct _fpga_config
{
    fpga_flags_t flags;
    char key[ENCRYPTED_KEY_LEN];
    int wait_prog_done;
} fpga_config_t;

Поля структуры:

flags
Флаги конфигурации:
FPGA_PARTIAL_RECONFIG
FPGA_EXTERNAL_CONFIG
FPGA_ENCRYPTED_BITSTREAM
FPGA_BITSTREAM_LSB_FIRST
FPGA_COMPRESSED_BITSTREAM
FPGA_USERKEY_ENCRYPTED_BITSTREAM
FPGA_DDR_MEM_AUTH_BITSTREAM
FPGA_SECURE_MEM_AUTH_BITSTREAM
FPGA_CONFIG_DMA_BUF
key
Ключ шифрования.
wait_prog_done
Ожидание загрузки прошивки в миллисекундах, по умолчанию - 0.

Примеры:

Запуск прошивки (pl.bit) на PL по SSH:

scp pl.bit root@zcu102:/dev/fpga

Пример использования devctl() можно найти в исходном коде fpgactl




Предыдущий раздел: перейти